# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-241918

(43) Date of publication of application: 29.10.1991

(51)Int.CI.

H03K 5/156 G06F 1/06 H03K 5/15

(21)Application number: 02-037367

(71)Applicant: NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing:

20.02.1990

(72)Inventor: ENDO KANICHI


MATSUMURA TSUNEO


#### (54) SIGNAL GENERATOR

#### (57)Abstract:

PURPOSE: To generate a clock signal with high accuracy at high speed by connecting delay circuits with same performance whose delay extent is adjustable by a feedback level in cascade, taking a logic of each delay circuit output so as to vary the basic clock cycle.

CONSTITUTION: An IN(O(o)) is basic clock whose period is T and every time the clock passes one stage of a unit delay circuit 1, and the clock is retarded by each ▵T as O(1), O(2). Then the polarity and the absolute value of a control voltage Vg is adjusted depending on a phase difference ▵TO between an output O(M) of a final M-stage inputted to an input 1 of a delay control circuit 2 and a signal IN inputted to an input 2 of the circuit 2 and the result is fed back to a unit delay circuit D(m):(m=1-M). The adjustment above is repeated to make the ▵TO close to '0' infinitely. Thus, an accurate internal signal is generated by only supplying a simple external signal.





# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# 19日本国特許庁(JP)

①特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平3-241918

Sint. Cl. 5

識別記号

庁内整理番号

每公開 平成3年(1991)10月29日

H 03 K 5/156

A 7125-5 J

G 06 F 1/06 H 03 K 5/15

P 7125-5 J 7459-5 B

G 06 F 1/04

3 1 2 Z

審査請求 未請求 請求項の数 1 (全11頁)

**劉発明の名称** 信

信号発生器

②符 頤 平2-37367

❷出 願 平2(1990)2月20日

⑫発 明 者 遠 藤

乾 一 東京都千代

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

@発 明 者 松 村

常夫

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

勿出 顋 人

日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 中村 純之助

## 明和

1. 発明の名称 信号発生器

į

- 2. 特許請求の範囲

# 3.発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体の大規模集積回路内に搭載して高精度にクロック被形を生成する信号発生器にかかわり、特に、メモリの制御信号発生回路、ロジックアナライザ等の集積回路に搭載する高精度信号発生器に関する。

## 〔従来の技術〕

使来例として、メモリの動作を制御する方法を 第13回により説明する。第13回(a)は、入力クロックとメモリ内部で使用するクロックのタイミングチャートを示している。関中、内部クロックは3種類あり、メモリ選択クロックCS、センス回路動作クロックSA、プルアップ動作クロックPUである。それぞれのクロックの形状は、入力クロックDINの起点からの遅延ムt;(i=3、41、51)、立ち上がりタイミングt」(i=31、41、51)、立ち下がりタイミングt』(k=32、42、52)で表わせる。メモリ動作を正常に行うために、これらの時間値が正確である必要がある。例えば、

互いの時間余裕(tai-tai、tai-taiなど) を正確に設定しなくではならない。しかし、外部 から供給される人力クロックとしては、クロック の種類や被形のタイミング設定精度に制削が多い。 そこで、"H"レベル期間 t 1、"L"レベル期 間 t x 、アクセス周期T(T=tz+tz)である ような典型的な入力クロックDINを用意する。 この入力クロックDINを用いて内部クロックで あるメモリ選択クロックCS、センス回路動作ク ロックSA、プルアップ動作クロックPUを待る ために、一例として、第13図(b)のような回路 を用いる。これは、それぞれ遅延時間 4 t。の遅 延回路D:(i=1~m)のm段の直列接続と、 電荷蓄積・放出による遅延Atcの容量負荷と、 n チャネルトラシジスタ Q n と p チャネルトラン ジスタQ。のチャネル幅比を設定した、遅延時間 △tムの立ち上がり・立ち下がり翼盤回路との直 列接続回路として構成する。そこで、任意被形を 特るために入力クロック D I N をこの遅延回路に 入力した出力口。れの波形で、起点からの遅延

生暑を提供することにある。

## (報題を解決するための手段)

上記目的を建成するため、本発明は、①外部から遅延量を制御しうる単位遅延回路を任意個数級列に接続したこと、②内部回路動作中に自動的に遅延量を制御し、遅延量を固定できるようにしたこと、②各単位遅延回路の出力に任意の論項回路を付加したことを主要な特徴とする。

# 〔作用〕

上記録成により、帰還電位によって遅延量が調 第可能な阿一性能をもつ遅延回路を服列接続し、 各遅延回路出力の論理をとることで、外部から低 途な単一の基本クロックを与えるだけで、多数の 高周波クロックを発生しうるようになる。また、 基本クロックサイクルを変化させることで、発生 クロック全体の立ち上がり・立ち下がり時間をも、 自在に設定できる。

以上の作用により、高精度・高速なクロックを LSI内部で発生することができる。 A t;は

 $\Delta t_i = \Delta t_* \times m + \Delta t_c + \Delta t_k$ で表わせる。

また、内部クロックのヒ」やヒkは、立ち上がり・立ち下がり調整回路のトランジスタのしきい値の変化などで微調する。これらの調整により、上記した内部クロックSA、PU、CSの故形を得る。

# 〔発明が解決しようとする観覚〕

上記従来技術では、遅延回路の構成が固定的であるため、①外部入力クロックを変化させても、立ち上がり・立ち下がりタイミングを制御できないこと、②温度などの周囲環境条件や、しきい値はらつきなどの製作技術などによる変動を考慮して、過剰な動作余裕を設けなくてはならないこと、等の同題があり、全体回路の高速動作制御は困難であり、汎用性にも乏しかった。

本発明の目的は、上記の問題点を解決すべく、 過剰な動作余格を設けることなく、内部回路を正 強かつ高速に動作させることを可能にする信号発

## 〔 夹 施 例 〕

以下、本発明の実施例を固面を用いて説明する。

第1回は本発明の第1の実施例を示す因である。 本実施例は、単相クロック1系統の入力から、同期RAMを動作させる内部クロックを発生させる 構成例を示している。

第1回において、1は単位遅延回路D(m):
(m=1~M)で、入力信号I(m)を受け、アナログ信号G(m)の入力レベルによって、出力信号O(m)の出力タイミングを調節できる妻子である。2は遅延制御回路で、比較信号入力増input1、input2の位相ずれを検出し、この位相差ATの進み・遅れを出力電圧Vmの上昇・低下に変換する回路である。3は入力ivの否定をovに出力する否定妻子、4は入力ir1、ir2の論理和をor1に出力する論理和妻子、5は入力ia1、ia2の論理被をoa1に出力する論理被妻子、6は入力ia3、ia4の論理被をoa2に出力する論理被妻子である。

符号1の単位遅延回路D(m)を加三1からM まで順に報列接続し、外部入力端子IN(または O(o))を、解列接続の単位遅延回路の始点にあ たるD(1)の入力端子I(1)-ならびに遅延制御 回路2のInput2に接続し、O(k)をI(k+1)-(k=1~M-1)に接続し、最終段のD(m) の出力O(M)を遅延制御回路2のInput1に接続 する。

また、O(o)を論理和素子4の入力ir1と否定素子3の入力ivと論理被素子5の入力ia1に接続し、O(1)を論理被素子4の入力ir2に接続し、O(5)を論理被素子5の入力ia2と論理被素子6の入力ia4に接続し、否定素子3の出力ovを論理被素子6の入力ia3に接続する。便宜上、論理和素子4の出力or1をメモリ選択クロックCS、論理被素子5の出力oa1をセンス回路助作クロックSA、論理被素子6の出力oa2をプルアップ動作クロックPUとする。

ここで、第1回における単位遅延回路 D (m)の具体的な構成例を第2回に示す。固において、

電流製、Cl~C3は容量、SAは差動増幅器で ある。これらをシーケンサSで制御する。シーケ に、周期Tの基準信号Tinから、位相が丁ずれた 周期4Tの4種類の信号clk1~clk4を発生する。 以下に、第3因に示した回路系の動作を簡単に 説明する。すなわち、①信号clklによって容量 C1、C2を放電し、空信号clk2によって、基 準信号発生回路 D G 内をclk 2 の遅延信号が伝達 を開始し、同時にSRI、SR2の出力が"L" から"H"となり、客量C1、C2の充電を開始 し、の信号clk3によって、SR2の出力が"H" から"L"となり、SR2による充電を停止し、 ④基準信号発生回路DGの出力によって、SR1 の出力が"H"から"L"になり、SR1による 充電を停止し、⑤容量C1、C2の充電量に比例 した電圧差を差動増幅器SAで増幅し、®差勤増 幅署SAの出カレベルにより、 n チャネルトラン ジスタ以6、M7の抵抗値が設定され、の信号 clk4 で n チャネルトランジスタM3を介して容

M 1、M 2 は n チャネルトランジスタであり、
M 3 ~ M 5 は p チャネルトランジスタである。
M 1、M 3、M 5 の接続で遅延制御否定業子を、
M 2、M 4 の接続で否定業子をそれぞれ形成する。
これらを緩列に接続し、信号 I (m)を入力する
と、遅延を伴って O (m)に出力する。このとき、
M 5 のゲートに印加する信号 G (m)の電圧を変化させると、M 1、M 3、M 5 の否定素子出力の
論理しきい値が変化し、出力 O (m)の立ち下が
リタイミングがずれ、D (m)1 漢子当たりの遅
延も制御できる。

大に、第1回における遅延制御回路2の具体的な構成例を第3回に示す。図において、D(m)は、第1回に示した遅延素子と同等なものであり、MR全体で基準信号発生回路DGを形成する。SR1、SR2はS/Rラッチであり、S協会への信号の立ち下がりタイミングで"H"を記憶し出力し、R箱子への信号の立ち下がりタイミングで"H"を記憶し出力する素子である。M1~エールのでで、M7はロチャネルトランジスタ、A1~A4は定

量C3の充電または放電を行い、制御電圧Vaを発生する。上記の一切を常時繰り返すことにより制御電圧Vaを制御する。

第1回における動作被形例を第5回に示す。ここで、基本動作は以下の通りである。すなわち、 ①IN(O(o)) は、周期Tの基本クロックである。このクロックが単位遅延回路1を1度通過するごとに、O(1)、O(2) のようにΔTずつ遅延して伝播する。

②第1回中の遅延制御回路2のinput1に入力する最終M限目の出力O(M)とinput2に入力するINとの位相差ΔTOの大きさにより、制御電圧V。の加減と絶対量を調節して、単位遅延回路D(m):(m=1~M)に帰還する。

上記のとのとを繰り返して、ATOを限りなくO に近づける。このとき、ATの値は、任意のm段 目出力とm+1段目との出力差として

△ T = T / M ······ (1) で表わさせる。

そこで、第1回の回路によって生成した故形は、

**図5図のCS、SA、PUの彼形のようになる。** メモリ囚のクロックマージンとしては、 to、 to. tぇ、t,といった位を保証しなくてはならないが、 53.1 図に示す本实版例の回路を用いることによっ  $\tau$ , t.  $d5 \times \Delta T$ , t.  $dT/2 - 6 \times \Delta T$ , t.は A T、 t,は O と 風定でき、 頭 斑 やトランジ スタ性性、促年変化によらず一定に保ことができ る.

# 突 的 例 2:

**5月6回は本党明の第2の突旋例を示す回である。** 本具質例は、嬉しの実際例に示した退延回路と退 延闭勾回路とを用いて、非同期メモリのクロック を兜生させる母成例を示している。

突縮例1において説明した近り、単位退延回路 1、D(m):(m=1~M). 退延制勾回路2、信 母INによって、D(m) 一段当たりの遐延丘 Δ TがT/Mになるような出力 ឱ圧 Vωが発生す る。一方、D(m)と同等の窺子である単位退延 回路7、D'(n):(n=1~N)を段列収였し、 D'(n) のG'(n) にVaを印加する。D'(n)

母1. D(m):(m=1~M), 退廷勾勾回路2、 倡号INによって、D(m) 一段当たりの辺延丘 Δ T が T / M になるような出力 C E V α が 兇生す る。以下に説明では、促宜上、M=8とするが、 これは任意の国政でよい。8は1ビット分のデー タを費える配位森子、M(m):(m=1~8)で あり、ROM、RAM、レジスタなどで得成され る。 M(m) 内の紀位データは、D(m) の出力 O(m) により、O'(m):(m=1~8) に出力 する。 佐って、 M(m) からなる回路 Mは、一Q の配位回路でよい。符号9で示す D'(m):(m= 1~8)は、D(m)と阿等の退透切り往をもち、 出力が反伝する退廷殺子である。 D'(m) の退廷 ☆ 母 母 母 母 子 G ′ (m) には、 D (m) に 印 加 す る も のと等しいVaを印加し、退廷且ATの同時約勾 と何号の周囲を行う。符号10で示す A(m) は、 2入力位の問題敬を出力する問題敬慕子である。 符号11で示すR1は、A(m) からの出力信号 〇゜(四)を入力とする約項和孩子である。

の出力をそれぞれO(n)とし、任意の約囚回路 を顧訊する。本契照例では、一例として、突即例 1 と同般に、否定衆子 3、 凸刷和泉子 4 、 凸現設 ガ子5および6を嬷啶する.

この図以の団作波形例を以7国に示す。ここで、 INは周囲Tの同期信号、CLKはINの周期と 任意の凹AT1だけずれた母恩倡号である。 66 図における D'(n) の出力 O(n) は、 D'(n-1)の出力O(n-1)に対しΔTだけ忍恁し、 信号CLKに対してAT×nだけ遺態した信号と なる。従って、CS、SA、PUは、任意に入力 する以発信号CLKに対して1サイクル分の所作 を行う。これらの倡母は、非同盟メモリの周囚ク ロックに囚忽的である.

# 突焰罚3:

第8日は本党明の月3の実爲例を示す回である. 本真質例は、毎1の真質例に示した過度回路と超 延匐臼回路とを用いて、ワードジェネレータとし て身作させる母戚母を示している。

突旋例1および突応例2と同僚に、早位退延回

の出力〇(m)によって、M(m)に空餃していた データがO'(m) に出力する。O'(m) はD'(m) の入力増子とA(m) の入力増子1に、また D'(m) の出力がA(m) の入力回子2にそれぞ れ铰的する。このとな、O'(m) に記句は"H" が出力すると、D'(m)の辺距時間 A Tの回だけ、 O \*(m) に \*H \* が出力する。これに対し、 O'(m) の配位位が"L"の以合は、O"(m) は"L"に固定する。RlはA(m)の出力の貸 **刄和をとってCLKOUTに出力する。** 

139 国に日8 国の国際の団作政形例を示す。周 期下の阿炯クロックINによって、M(m)の配 位データが、ATの時間間でO°(m)に出力す る。〇 \*(m)の出力は、D(m)の信号の伝設尽 む、すなわち時系列的にR1に伝えられるので、 CLKOUTには鉛位份限に従った波形が現れる。 このようにして、オンチップ可健なワードジェネ レータが得成できる。

## 买货闪4:

これらの回路の団作を以下に説明する。D(m) 510国は、贫配契范例3と開発の収徴を則回路

で構成した本発明の第4の実施例を示す図である。図において、D(m):(m=1~8)で、入力信号 I(m)を受け、アナログ信号 G(m)と G'(m):(m=1~8)の入力レベルによって、各々出力信号 O(m)の立ち下がりと立ち上がりタイミングを調節できる素子である。12は立ち上がり遅延制御回路であり、遅延制御回路2と同等の入力増子input 1'、input 2'をもち、立ち上がリタイミングの差を検出し、出力電圧 V。'の上昇・低下に変換する回路である。遅延制御回路2、記憶素子8 および論理和素子11は実施例3と同一回路である。

第10回における、D(m)の具体的な構成例を 第11回に示す。M1、M2、M6はnチャネルト ランジスタ、M3~M5はpチャネルトランジス タである。M1、M3、M5、M6の接続で選延 制質否定素子、M2、M4の接続で否定素子を形 成する。これらを解列に接続し、信号I(m)を 入力すると、遅延を伴ってO(m)に出力する。 このとき、M5のゲートに印加する信号G(m)の

がり・立ち下がりタイミングを遅延制御回路2および12で制御する結果、実施例3で用いた立ち下がリタイミングを調整するD'(m)、A(m)の素子が不用になる。

# 〔発明の効果〕

本発明によれば、LSIチップ上に自己制御可能な制御回路と、従来の論理崇子とを組み合わせて、単純な外部信号を与えるのみで正確な内部信号を発生できる。これにより

- (i) 基板温度や経年変化の影響を被制資素子 と同様に受けるので、長期にわたって安定に 制御できる。
- (ii) 外部から信号を与えるのに比べ、負荷や パッファによる故形の変形を生じないので、 特別な使用条件を必要としない。
- (立) 素子性能の展界まで高速な信号を供給し うる。

## 等の利点がある。

本発明の信号発生器は、並列処理プロセッサ、 キャッシュ・メモリ等の高速メモリなど高速しS 電圧を変化させると、M1、M3、M5、M6の否定素子出力の論理しきい値が変化し、出力O(m)の立ち上がリタイミングがずれ、D(m)1素子当たりの立ち下がり遅延が制御できる。また、M6のゲートに印加する信号G'(m)の電圧を変化させると、M1、M3、M5、M6の否定表子出力の論理しをい値が変化し、出力O(m)の立ち下がリタイミングがずれ、D(m)1素子当たりの立ち上がり遅延が制御できる。

第10回における立ち上がり遅延制御回路12の具体的な構成例を第12回に示す。これが遅延制御回路2と相違する点は、input1'、input2'の入力回路であるSR1とSR2の入力極性である。すなわち、遅延制御回路2のSR1とSR2は、DGの出力、clk2、clk3の立ち下がりタイミングで、D(m)の立ち下がり遅延時間を制御するが、立ち上がり遅延制御回路12では、DGの出力、clk2、clk3の立ち上がりタイミングで、D(m)の立ち上がり遅延時間を制御する。

本実施例では、D(m)の出力O(m)の立ち上

Iの制御信号発生回路に使用すると効果が大きい。 4. 図面の簡単な説明

第1回は本発明の第1の実施例の回路図、第2回および第3回は該実施例を実現する回路の一例を示す回、第4回はその制御波形図、第5回は該実施例での動作波形図である。第6回は本発明の第3の実施例での動作波形図である。第8回は本発明の第4の実施例の回路図、第9回は該実施例での動作波形図である。第10回は本発明の第4の実施例を実現する回路の一例を示す図である。第13回は従来例の説明図である。

# 符号の説明

1 …单位遅延回路

2 … 遅延制御回路

3 …否定兼子

4 …論理和崇子

5、6…論理積素子

7 …单位遅延回路


8 …配值素子

9 … 遅延素子


10…論理積崇子

11…論理和妻子


12…立ち上がり遅延制御回路



鄭 1 図




第 2 图




S----- シーケッサ SR1.SR2--- S/R ラッチ A1~A4---- 定電漁原 SA------ 互動増増添 Mi~M7---- ロデャネルトランジスタ C1~C3---- 容量


#### 3 図 第




# 第 4 图




第 5 图




第 6 國




鄭 7 圍



爾 8 國




鄭 9 岡




鄭 10 國


# 特閒平3-241918 (11)



第11图



鄭13 國



第 12 图